

1/3/1 (Item 1 from file: 351)
DIALOG(R)File 351:Derwent WPI
(c) 2006 Thomson Derwent. All rts. reserv.

015693095 **Image available**
WPI Acc No: 2003-755284/200371
XRPX Acc No: N03-605141

**Triplexer for mobile telecommunication systems, has low pass filter to
pass signal of predetermined frequency band and two filter circuits
extracting signals of two frequency bands from predetermined band**
Patent Assignee: SAMSUNG ELECTRO MECHANICS CO LTD (SMSU); SANSEI DENKI KK
(SANS-N); SAMSUNG ELECTRO-MECHANICS CO (SMSU)
Inventor: LEE C Y; NA S H; SHIN Y S; RA S H
Number of Countries: 004 Number of Patents: 005
Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
US 20030124984	A1	20030703	US 2002196271	A	20020717	200371 B
CN 1428889	A	20030709	CN 2002126403	A	20020718	200371
JP 2003198309	A	20030711	JP 2002208119	A	20020717	200371
KR 2003056243	A	20030704	KR 200186418	A	20011227	200377
US 6876840	B2	20050405	US 2002196271	A	20020717	200523

Priority Applications (No Type Date): KR 200186418 A 20011227

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
US 20030124984	A1		13	H04B-001/44	
CN 1428889	A			H01P-001/00	
JP 2003198309	A		9	H03H-007/46	
KR 2003056243	A			H01P-001/20	
US 6876840	B2			H04B-001/18	

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-198309

(43)Date of publication of application : 11.07.2003

(51)Int.Cl.

H03H 7/46
H03H 7/075
H04B 1/18
H04B 1/50

(21)Application number : 2002-208119

(71)Applicant : SAMSUNG ELECTRO MECH CO LTD

(22)Date of filing : 17.07.2002

(72)Inventor : SHIN YU SEON
RA SEUNG HYUN
LEE CHANG-YONG

(30)Priority


Priority number : 2001 200186418 Priority date : 27.12.2001 Priority country : KR

(54) TRIPLEX CIRCUIT AND STACKED CHIP TRIPLEX THEREWITH

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a triplex, the branch characteristic of which can accurately divide signals inputted at an input terminal and outputs the signals belonging to three frequency bands at three different output terminals.

SOLUTION: An embodiment includes filter circuit units connected in parallel at an input terminal, which comprises a first filter circuit unit 10 that enables a first frequency band to pass through, and a low frequency band filter circuit unit 20 that enables the frequency band lower than the first frequency band to pass through. The embodiment also includes the filter circuit units connected in parallel at an output terminal for the low frequency band filter circuit unit 20, which comprises a second filter circuit unit 30 that enables a second frequency band to pass through, and a third filter circuit unit 40 that enables a third frequency band lower than the second frequency band in the three different frequency bands to pass through. The embodiment also provides a triplexer that includes a notch circuit unit 25 that expands the frequency band neighboring the first frequency band in the three different frequency bands. The triplexer can divide a signal received at the input terminal into the first, the second and the third frequency bands.



LEGAL STATUS

{Date of request for examination] 17.07.2002

{Date of sending the examiner's decision of rejection]

{Kind of final disposal of application other than the
examiner's decision of rejection or application converted
registration]

{Date of final disposal for application]

{Patent number]

{Date of registration]

{Number of appeal against examiner's decision of
rejection]

{Date of requesting appeal against examiner's decision of

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2003-198309

(P2003-198309A)

(43) 公開日 平成15年7月11日 (2003.7.11)

(51) Int.Cl.⁷

識別記号

F I

テマコード* (参考)

H 0 3 H 7/46
7/075H 0 3 H 7/46
7/075

A 5 J 0 2 4

H 0 4 B 1/18
1/50H 0 4 B 1/18
1/50Z 5 K 0 1 1
A 5 K 0 6 2

審査請求 有 請求項の数14 O L (全 9 頁)

(21) 出願番号 特願2002-208119(P2002-208119)

(22) 出願日 平成14年7月17日 (2002.7.17)

(31) 優先権主張番号 2 0 0 1 - 8 6 4 1 8

(32) 優先日 平成13年12月27日 (2001.12.27)

(33) 優先権主張国 韓国 (K R)

(71) 出願人 591003770

三星電機株式会社

大韓民国京畿道水原市八達區梅灘 3 洞314
番地

(72) 発明者 申 有 善

大韓民国ソウル市瑞草區盤浦洞946盤浦ア
パート102-206

(74) 代理人 100083806

弁理士 三好 秀和 (外1名)


最終頁に続く

(54) 【発明の名称】 トリプレクサ回路およびこれを具えた積層チップ型トリプレクサ

(57) 【要約】

【課題】 一つの入力端子で入力した信号を相異なる出力端子から三つの各周波数帯域に正確に分離可能な分岐特性を有するトリプレクサを提供することにある。

【解決手段】 本発明は、前記入力端に相互並列連結された第1周波数帯域を通過させるための第1フィルター回路部10と前記第1周波数帯域より低い所定周波数帯域を通過させるための低域フィルター回路部20、および前記低域フィルター回路部20の出力端に並列連結された前記所定周波数帯域中第2周波数帯域を通過させる第2フィルター回路部30と前記所定周波数帯域中第2周波数帯域より低い第3周波数帯域を通過させる第3フィルター回路部40を含み、前記低域フィルター回路部20には前記所定周波数帯域中前記第1周波数帯域と隣接した周波数帯域を拡張するためのノッチ回路部25をさらに含むトリプレクサを提供する。本発明によると、一つの入力端で受信した信号を第1、第2および第3の周波数帯域に分離することができる。



【特許請求の範囲】

【請求項1】 入力端から受信された信号を第1、第2および第3周波数帯域に分離するための回路を含むトリプレクサにおいて、

前記回路は、

前記入力端に回路部の一端が連結され、第1周波数帯域を通過させるための第1フィルター回路部と、

前記入力端に回路部の一端が連結され、前記第1周波数帯域より低い所定周波数帯域を通過させるための低域フィルター回路部と、

前記低域フィルター回路部の他端に回路部の一端が連結され、前記所定周波数帯域のうち第2周波数帯域を通過させる第2フィルター回路部と、

前記低域フィルター回路部の他端に回路部の一端が連結され、前記所定周波数帯域のうち第2周波数帯域より低い第3周波数帯域を通過させる第3フィルター回路部と、

前記第1、第2および第3フィルター回路部の他端に各々設けられ、前記第1、第2および第3周波数帯域の信号を各々提供するための第1、第2および第3出力端を含み、

前記低域フィルター回路部は前記所定周波数帯域のうち前記第1周波数帯域に隣接した周波数帯域を拡張させるためのノッチ回路部を含むことを特徴とするトリプレクサ。

【請求項2】 前記第1フィルター回路部または前記第2フィルター回路部のうち、少なくとも一つは、直列連結された二つのキャパシタ、前記二つのキャパシタの間に一端が連結されたさらなるキャパシタおよび前記さらなるキャパシタの他端に一端が連結され他端は接地されたインダクタから成ることを特徴とする請求項1に記載のトリプレクサ。

【請求項3】 前記第3フィルター回路部は、並列連結されたキャパシタとインダクタから成る並列回路および当該並列回路の他端に一端が連結され他端は接地されたさらなるキャパシタから成ることを特徴とする請求項1に記載のトリプレクサ。

【請求項4】 前記低域フィルター回路部は、並列連結されたキャパシタとインダクタから成る並列回路、当該並列回路の他端に一端が連結され前記所定周波数帯域のうち前記第1周波数帯域に隣接した周波数帯域を拡張するためのノッチ回路部および前記ノッチ回路部の他端に一端が連結され他端は接地されたさらなるキャパシタから成ることを特徴とする請求項1に記載のトリプレクサ。

【請求項5】 前記ノッチ回路部は、少なくとも一つのインダクタから成ることを特徴とする請求項4に記載のトリプレクサ。

【請求項6】 前記入力端は、一つのアンテナに連結されることを特徴とする請求項1に記載のトリプレクサ。

【請求項7】 前記第1周波数帯域は約1850～1990MHzで、前記第2周波数帯域は約1560～1580MHzで、前記第3周波数帯域は約824～894MHzであることを特徴とする請求項1に記載のトリプレクサ。

【請求項8】 入力端から受信された信号を第1、第2および第3周波数帯域に分離するための回路を具現すべく導電性パターンが各々形成された複数の誘電体層を含む積層チップ型トリプレクサにおいて、前記導電性パターンの形成された回路は、

10 前記入力端に直列連結された第1および第2キャパシタ、前記第1および第2キャパシタの間に連結された第3キャパシタおよび前記第3キャパシタに一端が連結され他端が接地された第1インダクタから成る第1フィルター回路部と、

前記入力端に一端が連結されて、第4キャパシタと第2インダクタを並列連結して成る第1並列回路、前記第1並列回路の他端に一端が連結された第3インダクタおよび前記第3インダクタの他端に一端が連結され他端は接地された第5キャパシタとから成る低域フィルター回路部と、

20 前記低域フィルター回路部の第1並列回路の他端に直列連結された第6および第7キャパシタ、前記第6および第7キャパシタの間に連結された第8キャパシタおよび前記第8キャパシタに一端が連結され他端が接地された第4インダクタから成る第2フィルター回路部と、

前記低域フィルター回路部の第1並列回路の他端に一端が連結されて、第9キャパシタと第5インダクタから成る第2並列回路および前記第2並列回路の他端に一端が連結され他端は接地された第10キャパシタから成る第3フィルター回路部と、

30 を含むことを特徴とする積層チップ型トリプレクサ。

【請求項9】 前記積層チップ型トリプレクサは、当該積層チップ型トリプレクサの上部に表面実装型アンテナを導電性パターンで形成した上面を有する誘電体層をさらに含むことを特徴とする請求項8に記載の積層チップ型トリプレクサ。

【請求項10】 前記積層チップ型トリプレクサは、少なくとも一つの側面に前記誘電体層の積層方向に形成された端子として前記第1フィルター回路部に連結された第1出力端、第2フィルター回路部の第2出力端および第3フィルター回路部の第3出力端、そして少なくとも一つの接地端子を各々備えることを特徴とする請求項8に記載の積層チップ型トリプレクサ。

40 50 【請求項11】 前記複数の誘電体層は、接地パターンが形成された第1誘電体層、前記第5キャパシタおよび前記第10キャパシタのパターンが形成された第2誘電体層、前記第1ないし第5インダクタのパターンが形成された第3誘電体層および第1ないし第4キャパシタと第6ないし第9キャパシタのパターンが形成された第4誘電体層の順序で下部から上部に積層されることを特

3

徴とする請求項8に記載の積層チップ型トリプレクサ。

【請求項12】 前記第3誘電体層は複数個の誘電体層から成り、前記第3誘電体層に形成された少なくとも一つのインダクタは少なくとも二つの誘電体層上面に形成されバイアホールにより連結されることを特徴とする請求項11に記載の積層チップ型トリプレクサ。

【請求項13】 前記第4誘電体層は、複数個の誘電体層から成ることを特徴とする請求項11に記載の積層チップ型トリプレクサ。

【請求項14】 前記第3誘電体層または前記第4誘電体層のうち、少なくとも一つの誘電体層は、キャパシタパターンとインダクタパターンが共に形成されることを特徴とする請求項11に記載の積層チップ型トリプレクサ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明はトリプレクサ(triplexer)に関するものであって、より詳細には三つの相異なる周波数帯域からなる入力信号を分離可能なトリプレクサおよびこれを具えた積層チップ型トリプレクサに関するものである。

【0002】

【従来の技術】最近、移動通信システムは消費者の様々な要求を充たすべくより複雑な機能を備えつつある。さらに、移動通信端末機は実装部品の簡素化と小型化により携帯し易くなければならないという制限がある。その一環として、近來の移動通信端末機は相異なる二つの周波数帯域を一つのアンテナで同時に受信して分離することのできる積層チップ型ダイプレクサ(multilayered diplexer)を設け、二つの周波数帯域からなる信号を同時に処理できるデュアルバンド(dual-band)端末機が登場した。

【0003】一般に、デュアルバンド移動通信端末機は異なった周波数帯域の信号、例えばCDMA周波数帯域(約824~894MHz)とPCS周波数帯域(約1850~1990MHz)の信号を一つの入力端で受信して二つの出力端に各々分離できる積層チップ型ダイプレクサを具える。前記積層チップ型ダイプレクサとは、高域通過フィルターと低域通過フィルターを導電性パターンに形成した複数の誘電体層を積層して構成した部品のことをいい、一つのアンテナから入力された信号を各々の周波数帯域信号に分離し、分離した周波数信号をその後端に配置された各帯域に応じた周波数処理回路に提供する機能を果たすものである。

【0004】さらに、最近では移動通信端末機にGPS(Global Position System)機能が追加され、三つの周波数帯域(例えば $f_1=824\sim 894\text{MHz}$ 、 $f_2=1570\sim 1580\text{MHz}$ 、 $f_3=1850\sim 1990\text{MHz}$)を分離して処理可能なトリプルバンド(triple-band)方式が要求されてきた。

4

【0005】こうしたトリプルバンド方式を実現させるべく、従来の移動通信端末機は別途のアンテナを追設したり、アンテナとダイプレクサとの間に他の高域通過フィルタ部品をさらに設けたりする方法を用いていた。

【0006】以下、従来の移動通信端末機において採用する二種のトリプルバンド方式をより詳細に説明する。図6(A)および6(B)は各々従来の移動通信端末機におけるトリプルバンド方式を示すブロック図である。図6(A)を参照すると、 f_1 帯域および f_3 帯域を有する信号を受信するためのアンテナ602と、さらなる f_2 帯域の信号を受信するためのアンテナ604とを設けている。既存のアンテナ602で受信された f_1 帯域および f_3 帯域を有する信号は通常のダイプレクサ606により分離され、 f_2 信号は別途のアンテナ604で受信され f_2 信号のための帯域通過フィルタ608により処理される。その他、図6(B)に示すように、アンテナを追設する代わりに既存のアンテナ602を使って f_2 信号を共に受信し、 f_2 信号または f_3 信号を別途に抽出する方式を用いたりもする。

【0007】

【発明が解決しようとする課題】ところで、上述した従来の移動通信端末機に用いるトリプルバンド方式は、端末機内に別の部品を追加実装することを要求する為、移動通信端末機の小型化および軽量化が困難で、別途部品の追加使用によりコストが上昇する問題がある。

【0008】さらに、 f_2 周波数帯域が f_1 と f_3 周波数帯域の間に存在し、とりわけ何れか一方に隣接した周波数帯域となる場合、隣接した帯域から f_3 に該当する周波数帯域を正確に分岐させ得る単一形態の回路を具現することが難しく、現在までも開示されていない。

【0009】本発明は、このような従来の課題に鑑みてなされたものであり、その目的は、一つの入力端子で入力した信号を相異なる出力端子から三つの各周波数帯域に正確に分離可能な分岐特性(branching characteristic)を有するトリプレクサを提供することにある。

【0010】本発明の他の目的は、一つのアンテナで受信した信号を三つの周波数帯域に高性能で分離でき、移動通信端末機への実装に適するよう小型化された積層チップ型トリプレクサを提供することにある。

【0011】

【課題を解決するための手段】上記目的を達成するために、本発明は、入力端から受信した信号を第1、第2および第3周波数帯域に分離するための回路を含むトリプレクサにおいて、前記回路を、前記入力端にその一端が連結され第1周波数帯域を通過させる第1フィルター回路部と、前記入力端にその一端が連結され前記第1周波数帯域より低い所定周波数帯域を通過させる低域フィルター回路部と、前記低域フィルター回路部の他端にその一端が連結され前記所定周波数帯域中第2周波数帯域を

5

通過させる第2フィルター回路部と、前記低域フィルター回路部の他端にその一端が連結され前記所定周波数帯域中第2周波数帯域より低い第3周波数帯域を通過させる第3フィルター回路部と、前記第1、第2および第3フィルター回路部の他端に各々設けられ前記第1、第2および第3周波数帯域の信号を各々提供する第1、第2および第3出力端とを含みながら、とりわけ前記低域フィルター回路部は前記第1周波数帯域に隣接する周波数帯域を拡張すべくノッチ回路部を備えるトリプレクサを提供する。本発明の好ましき実施の形態においては、前記第1フィルター回路部または前記第2フィルター回路部中少なくとも一つは、直列連結された二つのキャパシタ、前記二つのキャパシタの間に一端が連結されたさらなるキャパシタ、および前記さらなるキャパシタの他端に一端が連結され他端は接地されたインダクタから成ることができ、さらに前記低域フィルター回路部および前記第3フィルター回路部中少なくとも一つは、並列連結されたキャパシタとインダクタとから成る並列回路および当該並列回路の他端に一端が連結され他端は接地されたさらなるキャパシタから成ることができる。より好ましい形態は、第1ないし第3フィルター回路部および低域フィルター回路部すべてを前記提示した要素で各々形成することである。とりわけ、本発明において用いるノッチ回路部は、前記低域フィルター回路部の並列回路の他端とそのさらなるキャパシタとの間に直列連結されたインダクタから成ることができ、これにより低域フィルター回路部から出力される所定周波数帯域中前記第1周波数帯域に隣接した周波数帯域を拡張する機能を働く。前記入力端は、一つのアンテナに連結されることを要旨とする。前記第1周波数帯域は約1850～1990MHzで、前記第2周波数帯域は約1560～1580MHzで、前記第3周波数帯域は約824～894MHzであることを要旨とする。

【0012】また、上記目的を達成するために、本発明は、入力端から受信された信号を第1、第2および第3周波数帯域に分離するための回路を具えるべく導電性パターンが各々形成された複数の誘電体層を含む積層チップ型トリプレクサにおいて、前記導電性パターンの形成された回路を構成しながら、前記入力端に直列連結された第1および第2キャパシタ、前記第1および第2キャパシタの間に連結された第3キャパシタ、および前記第3キャパシタに一端が連結され他端が接地された第1インダクタから成る第1フィルター回路部と、前記入力端に一端が連結され第4キャパシタと第2インダクタを並列連結して成る第1並列回路、前記第1並列回路の他端に一端が連結された第3インダクタ、および前記第3インダクタの他端に一端が連結され他端は接地された第5キャパシタから成る低域フィルター回路部と、前記低域フィルター回路部の第1並列回路の他端に直列連結された第6および第7キャパシタ、前記第6および第7キ

6

ャパシタの間に連結された第8キャパシタ、および前記第8キャパシタに一端が連結され他端が接地された第4インダクタから成る第2フィルター回路部と、前記低域フィルター回路部の第1並列回路の他端に一端が連結され第9キャパシタと第5インダクタから成る第2並列回路、および前記第2並列回路の他端に一端が連結され他端は接地された第10キャパシタから成る第3フィルター回路部とを含んで成る積層チップ型トリプレクサを提供する。本発明の一実施の形態においては、積層チップ型トリプレクサの上部に表面実装型アンテナを導電性パターンに具現した上面を有す誘電体層をさらに含むことができ、前記積層チップ型トリプレクサの少なくとも一側面に前記誘電体層の積層方向に設ける端子として前記第1フィルター回路部に連結された第1出力端、第2フィルター回路部の第2出力端、および第3フィルター回路部の第2出力端と、少なくとも一つの接地端子を各々形成することが好ましい。本発明の好ましき実施の形態による積層チップ型トリプレクサは、接地パターンが形成された第1誘電体層、前記第5キャパシタおよび前記第10キャパシタのパターンが形成された第2誘電体層、前記第1ないし第5インダクタのパターンが形成された第3誘電体層、および第1ないし第4キャパシタと第6ないし第9キャパシタのパターンが形成された第4誘電体層の順序で下部から上部に積層して設けることができる。さらに、前記第3誘電体層または第4誘電体層は複数の誘電体層から成り、前記第3誘電体層に形成された少なくとも一つのインダクタは少なくとも二つの誘電体層上面に形成されパイアホールにより連結されることができる。ひいては、前記第3誘電体層または前記第4誘電体層中少なくとも一つの誘電体層はキャパシタパターンとインダクタパターンとを共に形成することができる。

【0013】

【発明の実施の形態】以下、図面に基づいて本発明の好ましき実施の形態を詳細に説明する。図1は本発明の好ましき実施の形態によるトリプレクサの等価回路図を示す。図1に示すように、本実施の形態は大きく分けると、入力端INに一端が連結された第1フィルター回路部10と、前記第1フィルター回路部10と並列で前記入力端INに連結された低域フィルター回路部20と、前記低域フィルター回路部20に含まれたノッチ回路部25と、前記低域フィルター回路部20の他端に一端が連結された第2フィルター回路部30と、前記第2フィルター回路部30と並列で前記低域フィルター回路部20の他端に連結された第3フィルター回路部40とから成る。前記第1、第2および第3フィルター回路部10、30、40の他端には各々第1、第2および第3出力端OUT1、OUT2、OUT3が設けられている。

【0014】より詳細に説明すると、第1フィルター回路部10は、直列連結された二つのキャパシタC1、C

2、その間に一端が連結されたさらなるキャパシタC3、および前記さらなるキャパシタC3の他端に一端が連結され他端は接地されたインダクタ(inductor:コイル)L1を含む。前記低域フィルター回路部20は、並列連結されたキャパシタC4とインダクタ(inductor:コイル)L2から成る並列回路および当該並列回路の他端に一端が連結され他端は接地されたさらなるキャパシタC5を含む。一方、第2フィルター回路部30は、前記第1フィルター回路部10の配列と同様T字形で連結された三つのキャパシタC6、C7、C8およびその一つに連結され接地されたインダクタL4から成る。前記第3フィルター回路部40は、前記低域フィルター回路部20と同じ回路構成から成り、並列連結されたキャパシタC9とインダクタL5およびその他端に連結され接地されたキャパシタC10から成る。

【0015】このように構成された等価回路において、第1フィルター回路部10および第2フィルター回路部30は各々異なる所定周波数帯域を減衰させ高域周波数のみ通過させる高域通過フィルタとして作用し、第3フィルター回路部40は低域フィルター回路部20と類似に所定周波数帯域を減衰させ低域周波数のみ通過させる低域通過フィルタの機能を果たす。

【0016】とりわけ、低域フィルター回路部20には、インダクタL3から成るノッチ回路25をさらに設け特定周波数の挿入損失を増大させることにより当該低域フィルター回路部の出力信号周波数帯域のうち第1フィルター回路部に隣接した部分を拡張させ分岐特性を向上することができる。つまり、第1フィルター回路部10と低域フィルター回路部20を介して正確に分岐する際、低域フィルター回路部20の出力信号が第2フィルター回路部30で処理される信号に及ぼしかねない影響を低減させることができる。

【0017】以下、図1の等価回路を具えたトリプレクサの作動について図2に基づき詳細に説明する。図2

(A) および2 (B) は図1の等価回路における挿入損失特性を示すグラフである。図2 (A) および2 (B) は一つの信号を三種の周波数帯域、即ちAMPS (Advanced Mobile Phone Service) に該当するf3 (1850~1990MHz)、GPSに該当するf2 (1560~1580MHz) およびCDMAに該当するf1 (824~894MHz) の信号に分離すべく設けられた一実施の形態の結果である。このために図1の等価回路図において、C1=0.58pF、C2=0.8pF、C3=1.04pF、C4=3.28pF、C5=0.66pF、C6=1.3pF、C7=1.01pF、C8=2.72pF、C9=2.96pFおよびC10=1.76pFとし、L1=12.04nH、L2=1.93nH、L3=7.2nH、L4=9.64nHおよびL5=3.53nHを選択してトリプレクサを設けた。

【0018】図2 (A) は第1フィルター回路部10と低域フィルター回路部20による挿入損失特性を示し、図2 (B) は第2および第3フィルター回路部30、40による挿入損失特性を示している。図2 (A) を参照すると、所定の信号が入力端INを通して第1フィルター回路部10と低域フィルター回路部20に提供される。この際、第1フィルター回路部10は約1300MHzに該当する信号の挿入損失を約60dB程の最大値としてf3に該当する高周波数帯域の信号のみ通過させる(IN→OUT1)。これに比べて、低域フィルター回路部はf3に該当する周波数から約80dB近く挿入損失を増大させ低周波数帯域の信号のみ通過させる(IN→a')。ここで、前記低域フィルター回路部20はf1とf2に該当する周波数帯域全てを含む。

【0019】とりわけ前記低域フィルター回路部20は、f2に該当する周波数帯域を十分に確保すべくキャパシタC5に直列連結されたインダクタL3から成るノッチ回路部25を追加して、その前端aからf2の周波数帯域までも一定量減衰させる緩やかな傾斜の挿入損失特性を急傾斜に転換させる(a→a')ことによりf2周波数帯域を安定的に確保することができる。つまり、前記ノッチ回路部25は図示のように、キャパシタC4とインダクタL2の並列回路(これもまたノッチ回路の形態である)による信号挿入損失率を大きくし、図2 (A) のように点線部分を実線部分へと切り立つよう移動させる(a→a')。従って、f2に該当する周波数帯域をより安定的に含む出力信号を提供することができる。

【0020】このように、低域フィルター回路部20から出力された信号は第2フィルター回路部30と第3フィルター回路部40に提供される。第2フィルター回路部30はf1に隣接した1000MHzにおいて挿入損失を80dB近い最大値としてf2に該当する高域周波数信号のみ通過させる(a'→OUT2)。それに対して、第3フィルター回路部40はf2に隣接した1550MHzにおいて挿入損失を50dB近い最大値としてf1に該当する低域周波数信号のみ通過させる(a'→OUT3)。

【0021】従って、前記第1フィルター回路部10の第1出力端(OUT1)はf3に該当する周波数帯域の信号を提供し、第2および第3出力端OUT2、OUT3は各々f2に該当する周波数帯域の周波数信号とf1に該当する周波数帯域の信号を提供することができる。結果として、本発明の回路を具えたトリプレクサは、一つの入力端で受信した信号を三種の周波数帯域に分離可能な単一形態のトリプレクサ部品を提供することによってトリプルバンド移動通信端末機を容易に実現することができる。

【0022】このため、本発明はトリプルバンド移動通信端末機の部品に適した形態を成すトリプレクサを提供

する。移動通信端末機の実装には小型化が要求される。本発明はこうした小型化の要求を充たすべく、トリプレクサ回路を、その上面に導電性パターンを形成した複数個の誘電体層を積層した形で提供することができる。

【0023】図3および図4は図1に示した等価回路を具えた積層チップ型トリプレクサの一実施の形態を成す各層を概略的に示す図である。図3と図4に示す積層チップ型トリプレクサは11個の誘電体層～(11)から成るが、結局、接地パターン100が形成された第1誘電体層と、低域フィルタ回路部20および第3フィルタ回路部40の接地されたキャパシタC5およびキャパシタC10のパターン125、140が形成された第2誘電体層と、各々のインダクタL1、L2、L3、L4、L5のパターン211、222、223、234、245が形成された第3ないし第7誘電体層～と、キャパシタC1、C2、C3、C4および第6ないし第9キャパシタC6、C7、C8、C9のパターン111、112、113、124、137、138、139、149並びに一部キャパシタC1、C2、C6、C7のためのダミーパターン110、130が形成された第6ないし第10誘電体層～(10)とが下部から上部に積層されている。

【0024】図3、図4に示す本実施の形態のように、小型化を図る導電性パターン最適化のために、キャパシタC3、C8のパターン113、138およびダミーパターン110、130だけでなく一部インダクタL2のパターン222、222'を第6および第7誘電体層の上面に形成させてもよく、入力端T5に連結されたアンテナを導電性パターン200に形成して第11誘電体層(11)を追加してもよい。

【0025】各誘電体層のパターンをより詳細に説明すると、第1誘電体層の上面に縁端まで拡張された七つの接地端子T0を含む接地電極パターンを形成する。第2誘電体層においては、前記接地端子T0に各々連結されるキャパシタC5およびキャパシタC10のパターン125、140が形成され、第3ないし第7誘電体層～には各フィルタ回路部に含まれるインダクタを成すパターンが形成される。第3ないし第7誘電体層～に形成されたインダクタパターンは各々の数値に応じた所定の長さで設けられる。小型化を充たすべく制限された面積において所定の数値を示す長さにインダクタパターンが形成されるよう、各層毎にパターンを分離形成し各層のパターンをバイアホールにより連結する方式にすることができる。

【0026】本実施の形態においても、第3誘電体層に設けられたインダクタL3、L4、L5は所定値を示すべく各々バイアホールにより連結され第4または第5誘電体層、まで形成され、第1フィルタ回路部10と第2フィルタ回路部30の接地されたインダクタL1、L4を成したパターンは第3誘電体層において各

々接地端子T0に連結されるよう側面まで拡張される。さらに、第3フィルタ回路部40のインダクタL5は低域フィルタ回路部20の出力端a'および第3出力端OUT3に連結されるよう各々第3誘電体層および第4誘電体層において側面まで拡張されたパターン245、245'とされ、ノッチ回路部25を構成するインダクタL3を成すパターン223、223'、223"は低域フィルタ回路部20の出力端a'に連結されるよう第5誘電体層において側面まで拡張されたパターン223"とされる。

【0027】一方、低域フィルタ回路部20のインダクタL2は、他のキャパシタパターン113、138およびダミーパターン110、130と共に第6誘電体層と第7誘電体層に形成され、各々低域フィルタ回路部20の出力端a'と入力端INに連結されるよう側面まで拡張されたパターン222、222'とされる。

【0028】第2誘電体層に形成されたパターンを除くキャパシタC1～4、C6～9は第6誘電体ないし第10誘電体層に設けられる。第6誘電体層には第1フィルタ回路部10と第2フィルタ回路部30においてインダクタL1、L4と直列連結されたキャパシタC3、C8を形成したパターン113、138が設けられ、第8誘電体層には第1フィルタ回路部10と第2フィルタ回路部30において相互に直列連結された異なるキャパシタC1、C2、C6、C7のパターン111、112、137、139が形成され、各々必要とする端子T1、T5、Tc、T2に連結されるよう側面まで拡張される。

【0029】さらに、第9誘電体層および第10誘電体層には各々低域フィルタ回路部20および第3フィルタ回路部40からインダクタL2、L5と並列連結されたキャパシタC4、C9を具現したパターン124、149が形成され、各々は端子Tc、T3に連結されるよう側面まで拡張される。

【0030】ひいては、より好ましい実施の形態においては、前記トリプレクサの入力端INに連結されるアンテナパターン200を第11誘電体層にさらに形成して最上段に積層することができる。

【0031】図5は図3と図4に示したパターンを設けた誘電体層から成る積層チップ型トリプレクサの概略図である。図5を参照すると、各側面まで延長されたパターンが層の間で連結されるよう側面端子が設けられている。各側面端子T0、T1、T2、T3、T5、Tcは図1の等価回路において接地部、第1出力端OUT1、第2出力端OUT2、第3出力端OUT3、入力端INおよび低域フィルタ回路部の出力端a'に各々対応し、図3、4の説明において同様に併用された。

【0032】前述したように、積層チップ型トリプレクサを成す各誘電体層が提供されれば、通常の当業者にとってその製造方法は容易に理解されることであろう。例

えば、誘電物質から成るシートを誘電体層に形成し、各シート毎に通常の印刷回路パターン形成法で図3と図4に示すようにパターンを形成し、次いでこれを積層焼結してから側部に形成された端子部と連結されるべく図5のように外部電極を形成することによって容易に具現することができる。

【0033】以上説明した本発明は、上述の実施の形態および添付の図面により限定されず、添付の請求の範囲により限定されるものである。従って、請求の範囲に記載の本発明の技術的思想を外れない範囲内において多様な形態の置換、変形および変更が可能なのは当該技術分野において通常の知識を有する者にとって明らかである。

【0034】

【発明の効果】 上述のように、本発明によると、一つのアンテナで受信した信号を三つの周波数帯域に正確に分離可能な分岐特性を有するトリプレクサを提供し、こうしたトリプレクサを移動通信端末機に実装すべく小型化を図って導電性パターンの形成された複数の誘電体層を積層した積層チップ型トリプレクサを提供することが

できる。

【図面の簡単な説明】

【図1】 本発明の一実施の形態によるトリプレクサの等価回路である。

【図2】 (A) および (B) は図1の等価回路を具えたトリプレクサの挿入損失特性を示すグラフである。

【図3】 本発明の一実施の形態による積層チップ型トリプレクサを構成する各誘電体層を示す概略図である。

【図4】 本発明の一実施の形態による積層チップ型トリプレクサを構成する各誘電体層を示す概略図である。


【図5】 図3及び図4の誘電体層から成る積層チップ型トリプレクサの概略斜視図である。

【図6】 (A) および (B) は従来の移動通信端末機におけるトリプルバンド方式を示すブロック図である。


【符号の説明】

- 10 第1フィルタ回路部
- 20 低域フィルタ回路部
- 30 第2フィルタ回路部
- 40 第3フィルタ回路部


【図1】




【図2】




【図5】



【図 3】




【図 4】




【図 6】

(A)



(B)



フロントページの続き

(72)発明者 スン ヒュン ラ
大韓民国 キュンキード ソンナム市 ブ
ンダンーク クミードン 111 グランド
ーヴィル 411-202

(72)発明者 李 彰 鎔
大韓民国京畿道城南市盆唐区九美洞109-
2302

Fターム(参考) 5J024 AA01 BA04 CA03 CA04 DA04
DA29 EA01 EA02 EA07
5K011 BA03 DA27 JA01 KA02
5K062 AA11 AC02 AC05 BC02 BC04
BC05